台积电(TSMC)在2nm制程节点上取得了重大突破,将首次引入Gate-all-around FETs(GAAFET)晶体管技术。此外,N2工艺还结合了NanoFlex技术,为芯片设计人员提供了前所未有的标准元件灵活性。

相较于当前的N3E工艺,N2工艺预计将在相同功率下实现10%至15%的性能提升,或在相同频率下将功耗降低25%至30%。更令人瞩目的是,晶体管密度将提升15%,这标志着台积电在半导体技术领域的又一次飞跃。

然而,伴随着技术的升级,成本也相应攀升。据预测,台积电每片300mm的2nm晶圆价格可能突破3万美元大关,高于早先预估的2.5万美元。相比之下,当前3nm晶圆的价格区间约为1.85万至2万美元,而4/5nm晶圆则徘徊在1.5到1.6万美元之间。显然,2nm晶圆的价格将出现显著增长。

面对市场对2nm工艺技术的强烈需求,台积电正不断加大对该制程节点的投资力度。2nm晶圆厂将在中国台湾的北部(新竹宝山)、中部(台中中科)和南部(高雄楠梓)三地布局,以确保产能满足市场需求。

新工艺的引入意味着更多的EUV光刻步骤,甚至可能采用双重曝光技术,这无疑将进一步提升生产成本,使其高于3nm制程节点。

台积电已规划N2工艺于2025年下半年正式进入批量生产阶段,预计客户最快可在2026年前收到首批采用N2工艺制造的芯片。而首个尝鲜这一先进工艺的客户,很可能是科技巨头苹果。

46f048ceaeac423db1e681fe3fe71591.jpg

声明:本站所有文章或资源,均来自互联网分享。本站不参与制作或存储,内容仅用于互联网爱好者学习和研究,如不慎侵犯了您的权利,请及时联系站长处理删除。敬请谅解!